Senin, 29 Mei 2023

TP 1 Modul 2




1. Kondisi [Kembali]

    Modul 2 Percobaan 1 Kondisi 10
     Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=0, B2=1, B3=clock, B4=1, B5=tidak dihubungkan, B6=clock


2. Gambar Rangkaian Simulasi [Kembali]


 3. Video Simulasi [Kembali]



 4. Prinsip Kerja [Kembali]
       Gambar rangkaian di atas merupakan gambar rangkaian J-K Flip Flop dan D Flip Flop dengan ketentuan input B0=1, B1=0, B2=1, B3=clock, B4=1, B5=tidak dihubungkan, B6=clock. Flip flop merupakan rangkaian elektronika yang memiliki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. 
        Pada rangkaian diatas, pada bagian J-K flip flop di sebelah kanan, kaki R (reset) dihubungkan ke B0, dan bernilai 1. Untuk kaki S (set) dihubungkan  ke B1 dimana untuk nilainya sendiri adalah 0. Untuk kaki J dihubungkan ke B2 dengan nilai 1, clock dihubungkan denan clock disini adalah aktif low (akan aktif jika bernilai 0). Selanjutnya, untuk kaki K dihubungkan ke B4 dengan nilai 1. Karena aktif low, maka rangkaian akan aktif pada saat inputan bernilai 0. Dapat dilihat bahwa yang bernilai 0 adalah di kaki S, sehingga S menjadi aktif. Dengan aktifnya S, maka outputnya bernilai 1 yaitu pada bagian Q, sedangkan untuk Q' bernilai kebalikan dari Q yaitu 0. Untuk J dan K, dia tidak aktif karena dia berlogika 1, sedangkan syarat dia aktif berdasarkan clocknya adalah 0.Yang berperan penting disini adalah S dan K karena inputan S bernilai 0 yang membuat dia aktif, sehingga untuk keluarannya bernilai 1 untuk Q dan 0 untuk Q'.
         Selanjutnya adalah rangkaian D flip flop yang terletak pada bagian sebelah kiri. Untuk D flip flop, bagian B5 yang seharusnya terhubung ke kaki D tidak dihubungkan.. Kemudian B6 dihubungkan ke clock dimana nilainya adalah 1. Rangkaian ini akan aktif jika berada pada kondisi low, dimana inputnya bernilai 0. Dan yang bernilain 0 pada inputan disini adalah S. Disini yang paling diperhitungkan sekali adalah kondisi S dan R, sehingga untuk hasil output yang dihasilkan diambil dan didasari pada S, karena bernilai 0. Untuk menandakan aktif adalah dihasilkannya output yang bernilai 1. Dimana untuk outputnya sendiri bernilai Q=1 dan untuk Q'=0. 
        Pada kondisi ini terlihat bahwa untuk rangkaiannya akan aktif pada kondisi low (aktif low). Sehingga untuk input yang bernilai 0 akan aktif, sehingga terlihat nantinya output yang dihasilkan bernilain 1, yaitu Q=1, sedangkan untuk komplemennya sendiri bernilai 0, yaitu Q'=0.


 5. Link Download [Kembali]
Link Video Percobaan  [klik]
Link Rangkaian Percobaan  [klik]
Link HTML [klik]
Link Datasheet 7474 [klik]
Link Datasheet 74LS112 [klik]
Link Datasheet Switch [klik]















di Tidak ada komentar:

TP 2 Modul 2




1. Kondisi [Kembali]
    
    Percobaan 2 Kondisi 7
    Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1,     B1=don’t care, B2=1

2. Gambar Rangkaian Simulasi [Kembali]


3. Video Simulasi [Kembali]



 4. Prinsip Kerja [Kembali]
        Rangkaian di atas adalah jenis rangkaian T flip-flop. Flip-flop T, atau flip-flop toggle, adalah flip-flop J-K yang menggabungkan dua input (J dan K) sehingga hanya ada satu input. Keistimewaan flip-flop ini adalah keadaan keluarannya selalu berubah atau selalu berkebalikan dengan keadaan sebelumnya. Input T merupakan satu-satunya input pada flip-flop jenis ini, sedangkan outputnya ada dua seperti pada flip-flop pada umumnya. Ketika keadaan keluaran flip-flop adalah 0, keadaan selanjutnya berubah menjadi 1 setelah sinyal pemicu, dan ketika keadaan 1, keadaan berubah menjadi 0 setelah pemicu. Karena fitur ini, flip-flop jenis ini disebut flip-flop.
        Rangkaian flip-flop ini terdiri dari 5 pin input dan 2 pin output. Cabang input R terhubung ke B0, S terhubung ke B1, J dan K terhubung ke VCC, kemudian clock terhubung ke B2. Sedangkan untuk cabang outputnya sendiri, Q dihubungkan ke pin 5 dan Q' ke pin 6.Percobaan menunjukkan bahwa clock aktif dalam keadaan low, atau clock berlogika 0 (aktif low). Dalam percobaan dengan kondisi yang dipilih, keadaan clock berlogika 1, sehingga masukan clock saat ini tidak aktif. Karena clock tidak aktif, keluaran yang dihasilkan untuk Q adalah 0 sedangkan Q', kebalikan dari Q, adalah 1. Jadi dalam percobaan ini hasil keluarannya adalah Q=0 dan Q'=1.
        Namun, jika kita mengubah clock ke logika 0, clock aktif, sehingga peran sakelar itu sendiri berfungsi, dari 0 ke 1 lalu 1 ke 0. 

 5. Link Download [Kembali]
Link Video Percobaan  [klik]
Link Rangkaian Percobaan  [klik]
Link HTML [klik]
Link Datasheet 74LS112 [klik]
Link Datasheet Switch [klik]

















di Tidak ada komentar:

Modul 2







1. Tujuan [Kembali]
  1. Merangkai dan menguji rangkaian flip-flop

2. Alat dan Bahan [Kembali]

  1. Panel DL 2203D 
  2. Panel DL 2203C 
  3. Panel DL 2203S 
     4.Jumper

3. Dasar Teori [Kembali]

Flip-Flop
Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip-flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger).  Flip-flop mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain.

a. R-S Flip-Flop
R-S Flip-flop merupakan dasar dari semua flip-flop yang memiliki 2 gerbang inputan atau masukan yaitu R dan S. 
 






Gambar 2.3 R-S Flip-Flop

b. J-K Flip-Flop
Kelebihan J-K Flip-flop adalah tidak adanya kondisi terlarang atau yanng berarti diberi berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluaran atau outputnya.
  
Gambar 2.4 JK Flip-Flop
c. D Flip-Flop
D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop R-S. Perbedaan dengan R-S flip-flop terletak pada inputan R, dan D Flip-flop inputan R terlebih dahulu diberi gerbang NOT.
 
Gambar 2.5 D Flip-Flop
d. T Flip-Flop
T Flip-flop merupakan rangkaian flip-flop yang telah di buat dengan menggunakan J-K Flip-flop yang kedua inputannya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputannya rendah.
 

 Gambar 2.6 T Flip-Flop
 










di Tidak ada komentar:

Kamis, 25 Mei 2023

Laporan Percobaan 3

LAPORAN AKHIR 3

Percobaan 3 



1. Jurnal [Kembali]



2. Hardware[Kembali]

2.1 Alat
a.. Jumper
Gambar 1. Jumper

b.Panel DL 2203D 
c.Panel DL 2203C 
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo


2.2 Bahan (proteus) 

a. IC 7408 (JK filp flop)



Gambar 3. IC 74LS112


b. IC 7404

Gambar 4. IC 7404


c. IC 7432
Gambar 5. IC 7432




b. Power DC

Gambar 6. Power DC

c. Switch (SW-SPDT)

Gambar 7. Switch


d. Logicprobe atau LED
Gambar 8. Logic Probe
3. Video [Kembali]
 


4. Analisa  [Kembali]

    1. Bagaimana pengaruh perubahan nilai kapasitor dan resistor? Jelaskan beserta rumus.
Kapasitor dan resistor berpengaruh pada nilai tw. Semakin besar nilai kapasitor dan resistor, maka semakin bersar pula tw.  Ketika resistansi dalam keadaan MIN  maka waktunya juga lebih cepat atau bisa dikatakan waktu unstabilnya lebih singkat, sedangkan ketika resistansi digeser menjadi MAX, maka waktu unstabilnya menjadi lebih lama. Hal ini sebab nilai kapasitor dan resistor berbanding lurus dengan tw.
t = ln (2) * (R1+Rp) * C


Perhitungan 
Tw Min (R1) dan Tw Max (R1 + P1)



 2. Analisa dan Bandingkan hasil jurnal yang didapatkan di praktikum dengan hasil jurnal perhitungan, carilah persentase errornya

         Hasil perhitungan dan percobaan menunjukkan waktu yang sama-sama bertambah jika nilai kapasitor dan resistor diperbesar. Namun, hasil perhitungan lebih besar dibanding dengan hasil yang di dapat saat praktikum. Berikut perhitungan errornya
Persenan Eror





5. Link Download [Kembali]

Link Video Praktikum [klik]
Link Rangkaian [klik]
Link HTML [klik]
Link Datasheet NOT [klik]
Link Datasheet AND [klik]
Link Datasheet OR [klik]
Link Datasheet LED [klik]
Link Datasheet Kapasitor [klik]
Link Datasheet Dioda [klik]
Link Datasheet Pot [klik]
di Tidak ada komentar:

Laporan Percobaan 1

LAPORAN AKHIR 1

Percobaan 1



1. Jurnal [Kembali]

    




2. Hardware[Kembali]


2.1 Alat
a.. Jumper
Gambar 1. Jumper

b.Panel DL 2203D 
c.Panel DL 2203C 
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo


2.2 Bahan (proteus) 

a. IC 7408 (JK filp flop)



Gambar 3. IC 74LS112


b. IC 7404

Gambar 4. IC 7404


c. IC 7432
Gambar 5. IC 7432




b. Power DC

Gambar 6. Power DC

c. Switch (SW-SPDT)

Gambar 7. Switch


d. Logicprobe atau LED
Gambar 8. Logic Probe
3. Video [Kembali]
 






4. Analisa [Kembali]

- Gerbang NOT 



Simbol Gerbang NOT

pada percobaan 1 ini gerbang NOT akan menghasilkan output kebalikan dari inputannya ,dimana ketika B1 dan B0 bernilai 0 (nol) dihasilkan nilai output /keluarannya 1 (satu). Dan ketika B1 dan B0 bernilai 1 (satu) dihasilkan nilai output / keluarannya 0 (nol). Dan ketika inputannya dihubungkan ke clock sinyal yang dihasilkan bermula dari 1 (satu) 

- Gerbang OR


Simbol Gerbang OR

pada percobaan 1 ini gerbang OR akan menghasilkan output 1 jika salah satu atau kedua input bernilai 1 (satu) ,dimana ketika B1 dan B0 mempunyai nilai input 1 dengan 0 atau 0 dengan 1 atau 1 dengan 1 maka dia akan menghasilkan output 1 (satu). Dan ketika salah satu inputan dihubungkan ke clock ketika B1 nya bernilai 0 (nol) sinyal output yang dihasilkan bermula dari 0 (nol) dan ketika B1 bernilai 1 (satu) maka output yang dihasilkan hanya 1 (satu) dan tidak berubah

- Gerbang AND

Simbol Gerbang AND

pada percobaan 1 ini ,gerbang AND akan menghasilkan output 1 ketika nilai inputan dari B1 dan B0 nya bernilai 1 (satu), selain dari nilai tersebut maka akan menghasilkan output 0 (nol) . Dan ketika salah satu inputan gerbang AND ini dihubungkan ke clock sinyal yang dihasilkan ketika B1 nya 0 (nol) yaitu juga 0 (nol) tanpa ada perubahan. Ketika B1 nya 1 sinyal bermula dari 0 (nol)

5. Link Download [Kembali]
Link Video Praktikum [klik]
Link Rangkaian [klik]
Link HTML [klik]
Link Datasheet NOT [klik]
Link Datasheet AND [klik]
Link Datasheet OR [klik]
Link Datasheet LED [klik]
Link Datasheet Kapasitor [klik]
Link Datasheet Dioda [klik]
Link Datasheet Pot [klik]












di Tidak ada komentar:
Langganan: Postingan (Atom)

MODUL 4

    [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Bahan 4. Dasar Teori 5. Percobaan Per...

  • Tugas Besar
       [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan 5. File Download   KONTROL PEMADAM KEBAKA...
  • Aplikasi Mux-Demux
    Kandang Sapi Cerdas [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan bahan 3. Dasar teori 4. Prinsip kerja 5. Rangkaian 6. Vidi...
  • MODUL 1
    [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan A. Tugas...