LAPORAN AKHIR 1
Percobaan 1
2. Hardware[Kembali]
2.1 Alat
a.. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
2.2 Bahan (proteus)
a. IC 7408 (JK filp flop)
Gambar 3. IC 74LS112
b. IC 7404
Gambar 4. IC 7404
c. IC 7432
Gambar 5. IC 7432
b. Power DC
Gambar 6. Power DC
c. Switch (SW-SPDT)
Gambar 7. Switch
d. Logicprobe atau LED
Gambar 8. Logic Probe
4. Analisa [Kembali]
- Gerbang NOT
Simbol Gerbang NOT
pada percobaan 1 ini gerbang NOT akan menghasilkan output kebalikan dari inputannya ,dimana ketika B1 dan B0 bernilai 0 (nol) dihasilkan nilai output /keluarannya 1 (satu). Dan ketika B1 dan B0 bernilai 1 (satu) dihasilkan nilai output / keluarannya 0 (nol). Dan ketika inputannya dihubungkan ke clock sinyal yang dihasilkan bermula dari 1 (satu)
- Gerbang OR
Simbol Gerbang OR
pada percobaan 1 ini gerbang OR akan menghasilkan output 1 jika salah satu atau kedua input bernilai 1 (satu) ,dimana ketika B1 dan B0 mempunyai nilai input 1 dengan 0 atau 0 dengan 1 atau 1 dengan 1 maka dia akan menghasilkan output 1 (satu). Dan ketika salah satu inputan dihubungkan ke clock ketika B1 nya bernilai 0 (nol) sinyal output yang dihasilkan bermula dari 0 (nol) dan ketika B1 bernilai 1 (satu) maka output yang dihasilkan hanya 1 (satu) dan tidak berubah
- Gerbang AND
Simbol Gerbang AND
pada percobaan 1 ini ,gerbang AND akan menghasilkan output 1 ketika nilai inputan dari B1 dan B0 nya bernilai 1 (satu), selain dari nilai tersebut maka akan menghasilkan output 0 (nol) . Dan ketika salah satu inputan gerbang AND ini dihubungkan ke clock sinyal yang dihasilkan ketika B1 nya 0 (nol) yaitu juga 0 (nol) tanpa ada perubahan. Ketika B1 nya 1 sinyal bermula dari 0 (nol)
5. Link Download [Kembali]
Tidak ada komentar:
Posting Komentar