Modul 2 Percobaan 1 Kondisi 10
Buatlah
rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan
dengan ketentuan input B0=1, B1=0, B2=1, B3=clock, B4=1, B5=tidak dihubungkan,
B6=clock
2. Gambar Rangkaian Simulasi
[Kembali]
3. Video Simulasi [Kembali]
4. Prinsip Kerja [Kembali]
Gambar rangkaian di atas merupakan gambar rangkaian J-K Flip Flop dan D Flip Flop dengan ketentuan input B0=1, B1=0, B2=1, B3=clock, B4=1, B5=tidak dihubungkan, B6=clock. Flip flop merupakan rangkaian elektronika yang memiliki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi.
Pada rangkaian diatas, pada bagian J-K flip flop di sebelah kanan, kaki R (reset) dihubungkan ke B0, dan bernilai 1. Untuk kaki S (set) dihubungkan ke B1 dimana untuk nilainya sendiri adalah 0. Untuk kaki J dihubungkan ke B2 dengan nilai 1, clock dihubungkan denan clock disini adalah aktif low (akan aktif jika bernilai 0). Selanjutnya, untuk kaki K dihubungkan ke B4 dengan nilai 1. Karena aktif low, maka rangkaian akan aktif pada saat inputan bernilai 0. Dapat dilihat bahwa yang bernilai 0 adalah di kaki S, sehingga S menjadi aktif. Dengan aktifnya S, maka outputnya bernilai 1 yaitu pada bagian Q, sedangkan untuk Q' bernilai kebalikan dari Q yaitu 0. Untuk J dan K, dia tidak aktif karena dia berlogika 1, sedangkan syarat dia aktif berdasarkan clocknya adalah 0.Yang berperan penting disini adalah S dan K karena inputan S bernilai 0 yang membuat dia aktif, sehingga untuk keluarannya bernilai 1 untuk Q dan 0 untuk Q'.
Selanjutnya adalah rangkaian D flip flop yang terletak pada bagian sebelah kiri. Untuk D flip flop, bagian B5 yang seharusnya terhubung ke kaki D tidak dihubungkan.. Kemudian B6 dihubungkan ke clock dimana nilainya adalah 1. Rangkaian ini akan aktif jika berada pada kondisi low, dimana inputnya bernilai 0. Dan yang bernilain 0 pada inputan disini adalah S. Disini yang paling diperhitungkan sekali adalah kondisi S dan R, sehingga untuk hasil output yang dihasilkan diambil dan didasari pada S, karena bernilai 0. Untuk menandakan aktif adalah dihasilkannya output yang bernilai 1. Dimana untuk outputnya sendiri bernilai Q=1 dan untuk Q'=0.
Pada kondisi ini terlihat bahwa untuk rangkaiannya akan aktif pada kondisi low (aktif low). Sehingga untuk input yang bernilai 0 akan aktif, sehingga terlihat nantinya output yang dihasilkan bernilain 1, yaitu Q=1, sedangkan untuk komplemennya sendiri bernilai 0, yaitu Q'=0.
Link Video Percobaan [klik]
Tidak ada komentar:
Posting Komentar