Pada percobaan kali ini yaitu ercobaan 1 Kondisi 12: Buatlah rangkaian seperti gambar percobaan 1 dengan output dibatasi sampai 1011.
2. Gambar Rangkaian Simulasi
[Kembali]
SW1, SW2, SW3, SW4, SW5, SW6, dan SW7 masing-masing dihubungkan vcc sumber dan ground. S dari setiap flip-flop terhubung ke SW1. Kaki R setiap flip-flop terhubung paralel ke SW6. SW7 membentuk cabang menjadi 2, pertama dihubungkan ke kaki J flip-flop 1, sedangkan yang kedua diberi gerbang NOT lalu dihubungkan ke K flip-flop 1. Output flip-flop 1 Q dan Q' dihubungkan dengan kaki J K flip-flop setelahnya . SW5 dan clock dihubungkan dengan gerbang AND, lalu dihubungkan paralel pada CLK flip-flop. Logic probe dipasang pada output Q masing-masing flip-flop untuk memudahkan pembaca dalam menganalisa rangkaian.
5. Link Download [Kembali]
Link Datasheet Switch [klik]
Tidak ada komentar:
Posting Komentar