1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
2.1 Alat
a.. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
2.2 Bahan (proteus) [Kembali]
a. IC 74LS112 (JK filp flop)
Gambar 3. IC 74LS112
b. Power DC
Gambar 4. Power DC
c. Switch (SW-SPDT)
Gambar 5. Switch
d. Logicprobe atau LED
Gambar 5. Logic Probe
3. Rangkaian simulasi [Kembali]
Modul De Lorenzo pada rangkaian di atas memiliki 4 buah JK Flipflop. Inputnya adalah B0, B1, B2, B3, B4, B5, B6 dan B7. Keluaran sinyal clock pada B2 dan gerbang AND dihubungkan secara paralel dengan CLK masing-masing Flipflop. B0 dihubungkan secara paralel dengan kaki R dari empat flip-flop. B6 dihubungkan ke kaki S flip-flop pertama, B5 dihubungkan ke kaki S-flip-flop kedua, B4 dihubungkan ke kaki S-flip-flop ketiga, dan B3 dihubungkan ke flip-flop S keempat. Flip-flop J pertama kemudian dihubungkan ke flip-flop Q kedua dan flip-flop K pertama ke flip-flop Q kedua, flip-flop J dan K kedua ke flip-flop Q ketiga. Flip-flop dan seterusnya sampai flip-flop keempat. H7 terhubung dengan flip-flop Q pertama, Pin H6 terhubung dengan flip-flop Q kedua, Pin H5 terhubung dengan flip-flop Q ketiga, dan Pin H4 terhubung dengan flip-flop Q keempat.
5. Video Rangkaian [Kembali]
1. Analisa perngaruh gerbang AND pada rangkaian, jika input clock lansung diberikan ke flip-flop dan tidak menggunakan gerbang AND, kira-kira bagaimana outputnya? Apakah sama? Analisalah hal tersebut!
Jawab:
Input clock dihubungkan ke flipflop dan tidak menggunakan gerbang AND, output tetap sama seperti sebelumnya. Karena input clock yang dikalikan dengan SW5 (gerbang AND) akan tetap berubah-ubah menyesuaikan dengan input clock yang berubah-ubah. Namun jika kaki R dan S pada flip-flop aktif maka outputnya tidak dapat dipengaruhi clock lagi.
2. Analisa output yang dihasilkan tiap-tiap kondisi! Apakah hasil yang didapatkan sudah sesuai dengan teori? Jelaskan!
Jawab:
a) Pada baris pertama, hasil yang diperoleh sesuai dengan shift register SISO. Input masuk bergiliran dan output bergiliran.
b) Pada baris kedua, hasil yang diperoleh sesuai dengan shift register SIPO. Input masuk bergiliran dan output keluar bersamaan.
c) Pada baris ketiga, hasil yang diperoleh sesuai dengan shift register PISO. Input masuk bersamaan dan output keluar bergiliran.
d) Pada baris keempat, hasil yang diperoleh sesuai dengan shift register PIPO. Input masuk bersamaan dan output keluar bersamaan.
7. Link Download
[Kembali]
Tidak ada komentar:
Posting Komentar